भारत सरकार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री Government of India The Semiconductor Integrated Circuits Layout Design Registry

निर्गमन सं 07/2011	गुरूवार	दिनांक 01/12/2011
Issue No. 07/2011	Thursday	DATE: 01/12/2011

अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन अधिनियम, 2000 के अधीन विज्ञापन भारत सरकार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री, रजिस्ट्रार कार्यालय, Published under Semiconductor Integrated Circuits Layout Design Act, 2000 by Government of India, Office of the Registrar, Semiconductor Integrated Circuits Layout Design Registry,

संचार और सूचना प्रौद्योगिकी मंत्रालय
Ministry of Communications and Information Technology
सूचना प्रौद्योगिकी विभाग
Department of Information Technology
इलेक्ट्रॉनिक्स निकेतन
Electronics Niketan
6, सीजीओ कॉम्प्लेक्स, नई दिल्ली – 110003
6, CGO Complex, Lodi Road, New Delhi-110003.
Tel:011-24364773, Fax: 011-24365436

# अनुक्रमणिका **INDEX**

- आधिकारिक टिप्पणियां क.
- Official Notes A.
- अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री कार्यालय का अधिकार क्षेत्र ख.
- Jurisdiction of Office of the Semiconductor Integrated Circuits Layout Design Registry, B.
- स्वीकृति के पश्चात विज्ञापित आवेदन ग.
- Applications advertised after acceptance C.
- आवेदन में शुध्दि य़ा संशोधन करने की अधिसूचना Notification of correction or amendment of application घ.
- D.

# <u>प्रस्तावना</u>

अर्द्धचालक एकीकृत परिपथ अभिन्यास डिज़ाइन रजिस्ट्री 1 मई, 2011 से सेमीकंडक्टर एकीकृत परिपथ अभिन्यास डिज़ाइन अधिनियम, 2000 के अतंर्गत चालू की गई है। अधिनियम के अतंर्गत प्रावधानों के अनुसार अर्द्धचालक एकीकृत परिपथ अभिन्यास डिज़ाइन जनरलछ का प्रकाशन अपेक्षित है। इस जनरल का प्रकाशन महीने के पहले कार्य दिवस पर मासिक आधार पर किया जाएगा। इस जनरल से संबंधित सभी पूछ-ताछ अथवा कोई भी अन्य अपेक्षित सूचना रजिस्ट्रार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिज़ाइन रजिस्ट्री को संबोधित की जानी चाहिए। किसी भी प्रकार के सुझावों तथा टिप्पणियों का स्वागत है।

(सुनील अलग) रजिस्ट्रार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री

#### INTRODUCTION

The Semiconductor Integrated Circuits Layout-Design Registry has been made operational w.e.f. 1<sup>st</sup> May 2011 under the Semiconductor Integrated Circuits Layout-Design Act, 2000. In accordance with the provisions under the Act "The Semiconductor Integrated Circuits Layout-Design Journal" is required to be published. This Journal is being published on monthly basis on the 1<sup>st</sup> working day of the month. All the enquiries related to this Journal or any other information as required should be addressed to the Registrar, Semiconductor Integrated Circuits Layout-Design Registry. Any suggestions and comments are welcome.

(SUNIL ALAG)

REGISTRAR, SEMICONDUCTOR INTEGRATED CIRCUITS LAYOUT-DESIGN REGISTRY

क. आधिकारिक टिप्पणियां

A. Official Notes

रजिस्ट्री आम जनता के लिए प्रात: 10.00 बजे से सांय: 4.00 बजे तक हर कार्य दिवस पर खुलेगी।

(सुनील अलग) रजिस्ट्रार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री

The Registry is opened for public dealing from 10 am to 4 pm on all working days.

(SUNIL ALAG)

REGISTRAR, SEMICONDUCTOR INTEGRATED CIRCUITS LAYOUT-DESIGN REGISTRY

- ख. अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री कार्यालय का अधिकार क्षेत्र
- B. Jurisdiction of Office of the Semiconductor Integrated Circuits Layout Design Registry,

> (सुनील अलग) रजिस्ट्रार, अर्द्धचालक एकीकृत परिपथ अभिन्यास डिजाइन रजिस्ट्री

Vide Extraordinary Gazette Notification Part II-Section 3-Sub-section (ii) Published by authority No. 219 New Delhi, Monday, March 1, 2004 / Phalguna 11, 1925, the Semiconductor Integrated Circuits Layout-Design Registry (SICLDR) has its head office located in the Department of Information Technology, 6, CGO Complex, Lodhi Road, New Delhi. The territorial limits within which such office of the Semiconductor Integrated Circuits Layout-Design Registry may exercise its functions shall be the whole of India.

(SUNIL ALAG)

REGISTRAR, SEMICONDUCTOR INTEGRATED CIRCUITS LAYOUT-DESIGN REGISTRY

- ग. स्वीकृति के पश्चात विज्ञापित आवेदन कोई आवेदन प्राप्त नहीं हुआ।
- C. Applications advertised after acceptance **no application received.**

- आवेदन में शुध्दि य़ा संशोधन करने की अधिसूचना शून्य Notification of correction or amendment of application Nil घ.
- D.